


1 2 3 4

Spartan-3E FPGAボード

MAI-SP3E-D64 取扱説明書 2009_01_15版



特長

基板サイズ 60mm X 100mm (t=1.6mm) 4層

FPGA Spartan-3E XC3S500E-4PQG208C (PQFP208) **ピン数**208 50万ゲート

CONFIGチップ XCF04S

外部 SRAM 128Kbyte CY7C1021V-10VC **バッテリーバックアップ可能**

32ビットCPUのソフトCPUを搭載しても十分実用になるゲート規模

シンプルな構成で超低価格

CN2(30pin),CN3(64pin),CN4(30pin),CN5(64pin)は2.54mm格子に配置してあるので、市販のユニバーサル基板に取り付け易い。


梱包内容

MAI-SP3E-D64 1枚のみ


ライターは付属しません。

RS232Cケーブルは付属しません。

回路図はご購入された、お客様にメールで送付します。



Top View



Bottom View

Spartan-3E FPGAボード

MAI-SP3E-D64注意事項

注意事項

注1 :CN2,CN3,CN4,CN5は実装されていません。

注2 :C26は実装されておられません。

C26に0.22F 3.3V DCK-3R3E224-Eを実装することにより短時間のSRAMバックアップが可能ですが、0.22Fでは容量が小さいため、SRAMの最小記憶保持電圧2Vは得られない。

実装する場合は基板のランドと電気二重層コンデンサの足がショートしないようにして下さい。

使用環境の注意事項、その他注意点

仕様は予告なく変更になる場合があります。

部品は予告なく互換品に変更になる場合があります。

鉛フリーRoHSに対応していません。

ノイズや振動の多い環境での使用は保証しません。

高温、多湿、環境での使用は保証しません。

医療、原子力、その他高い信頼性が必要とされる用途は使用禁止します。

製品使用によって、事故や損害が発生しても、弊社は一切の責任を負わない。

MAI-SP3E-D64の概要FPGA Spartan-3E XC3S500E-4PQG208C (PQFP208) **ピン数**208 50万ゲートX 1

CONFIGチップ XCF04S X 1

システムクロック 50MHz(GCLK0)**外部** SRAM 128Kbyte CY7C1021V-10VC X 1 **バッテリーバックアップ可能**RS232C **インターフェース** X 1**FPGA電源**CORE **電圧**VCCINT=1.2V
CONFIG **電圧**VCCAUX=2.5V
IO **電圧**VCCO=3.3V**基板電源電圧** 3.3V**基板サイズ** 60mm X 100mm (t=1.6mm) 4層**注1** :ライターが別途必要です。**注2** SH4 CPUによるFPGAへの書き込みはサポートしていません。**CONFIGモード**

JP1 (M2R,M1R,M0R)=(0,0,0)

マスターリアル出荷時に設定されています。

PM2R=0 5-6ショート

M1R=0 3-4ショート

M0R=0 1-2ショート

電源ON時コンフィグROMによりFPGAをコンフィグします。

JTAGによる書き込み時はコンフィグモードの設定変更は必要ありません。

JTAGによる書き込みの補足説明

1.コンフィグROMへの書き込み

2.FPGAへの書き込み

1,2ともに、コンフィグモードの設定変更は必要ありません。

通常はJP1の設定変更は必要ありません。

コネクタCN2-30pin CN3-64pin CN4-30Pin CN5-64pin (2.54mm **ピッチ**)**コネクタ**CN6 3pin RS232C (2.54mm **ピッチ**)

D

D

C

C

B

B






A

A



Spartan3E FPGAボード MAI-SP3E-D64構成図

FPGA_CORE電圧 VCCINT=1.2V
 FPGA_CONFIG電圧 VCCAUX=2.5V
 FPGA_IO電圧 VCCO=3.3V


MAI-SP3E-D64はSRAM BUS信号がコネクタ CN2,CN4,JP1に接続されています。
 注 AB9,AB10は560Ωの抵抗を経由してJP1に接続されています。



SW1の用途は自由ですが、RESETスイッチ等に使えます。



R37はXCF04Sを実装しないときに実装してJTAG DATAをバイパスする。
 SH4 CPUによるFPGAへの書き込みはサーボしてません。
 RESOUT_nはCONFIG中は外部CPU等にリセット状態にするために使用する。
 U5は実装されていません。



MAI-SP3E-D64はSRAM BUS信号が
コネクタ CN2,CN4,JP1に接続されています。

注:AB9,AB10は560 の抵抗を経由してJP1に接
 続されて
 います。

コネクタ CN2-30pin CN3-64pin CN4-30Pin CN5-64pin (2.54mm ピッチ外部バス)

信号名に関して

IOP が付く信号名は入出力 例 IOP153_A8 153はQFP208のピンNo

IP が付く信号名は入力専用 例 IP124 124はQFP208のピンNo

信号名はMAI-SH4D64とのスタック接続する場合を想定して
 いますが、接続方法はアプリケーションに応じて
 いろいろ考えられると思いますので、ユーザー様
 自身で自由に変えて下さい

本ポートMAI-SP3E-D64は単体で動作します。



コネクタCN1 2pin 電源 +3.3V
 1番pin +3.3V
 2番pin GND

コネクタCN6 3pin RS232C (2.54mm ピッチ)


コネクタCN7 6pin (JTAG) (2.54mm ピッチ)

ジャンパJP1 3pin X 2列 (2.54mm ピッチ)


ケーブル側コネクタ JST (白圧) XHP-2



RS232Cコネクタ



JTAGコネクタ



ジャンパJP1

コンフィグモードを設定します。
 (M2R,M1R,M0R)=(0,0,0) マスターリアル(出荷時)に設定されています。

PM2R=0 5-6ショート
 M1R=0 3-4ショート
 M0R=0 1-2ショート

電源ON時コンフィグROMによりFPGAをコンフィグします。

JTAGによる書き込み時はコンフィグモードの設定変更は必要ありません。


JTAGによる書き込みの補足説明

1. コンフィグROMへの書き込み
 2. FPGAへの書き込み
- 1,2ともに、コンフィグモードの設定変更は必要ありません。

通常はJP1の設定変更は必要ありません。

RS232Cケーブル接続例

RS232Cケーブルは付属しません。



JST XHP-3または互換品

注意 XHP-3による本基板の8PIN ピンヘッダとの互換性はメーカー保証なし

Title		
Size	Number	Revision
A4		
Date:	17-Dec-2008	Sheet of
File:	J:\MAI\PRJ8\MAI-SP3E_SH4D64\MAI-SP3E-D64	:USER_OUT\MAI-SP3E-D64.MAN

XILINX Spartan3Eの無料開発TOOLに関して

XILINXのホームページより無料のISE Web Packをダウンロードしてお使い下さい
使用期間の制限なし、XC3S500E-4PQG208Cに関してはゲート規模の制限も受けないので、無料のTOOLで安心して開発できる。

詳細はXILINXのホームページで確認して下さい

サポートに関して

サポートEメールのみの対応です。
メール mai@inc.email.ne.jp

すいませんが、電話での対応はいたしません。

保証に関して

10日間以内及び部品未実装(生基板の場合)に限りパターン切れなどのあきらかに、製造上のミスがある場合は無償交換(在庫がある場合)または返金処理します。

お客様の改造、不注意による不良に関しては、無償交換、返金処理はご容赦願います。

著作権

回路図及びソフトの著作権はエムエーアイ電子有限会社が保有する。

連絡先

〒441-8019
愛知県豊橋市花田町字越水73-2 (2B)
エムエーアイ電子有限会社
メール mai@inc.email.ne.jp

URL: //www.mai-denshi.co.jp